A. Alat dan Bahan (Modul De Lorenzo)
B. Alat dan Bahan (Proteus)
 |
| Gambar 2.3 IC 74LS112 |
 |
| Gambar 2.4 IC 7474 |
- Rangkaian Percobaan 1 :
Prinsip Kerja Pada Percobaan 1 Kondisi 12 :
- J-K Flip-Flop
Rangkaian J-K Flip-Flop mengandung R-S Flip-Flop karena J-K Flip-Flop merupakan evolusi dari R-S Flip Flop. Pada J-K flip flop, ada bulatan kecil pada input R-S, yang berarti aktif low. Aktif low ini berarti bahwa jika input dari R memiliki logika 0 dan input S memiliki logika 1, R-S Flip-Flop akan aktif karena ia beroperasi pada aktif low.akibatnya, operasi pada J dan K tidak akan memengaruhi output rangkaian . Input R=0 dan S=1 menghasilkan output Q = 0 dan Q' = 1 sesuai dengan tabel verifikasi dari flip flop R-S, yang artinya menunjukkan bahwa kaki reset yang aktif Pada Rangkaian J-K Flip Flop.
- D Flip-Flop
Rangkaian D Flip-Flop pada bagian kiri melibatkan dua input yang mana B5 yang diberi nilai don’t care dan B6 yang menjadi clock. Ini berarti jika B5 memiliki logika 0, nilai keluaran dari reset harus 0 atau 1 agar cocok dengan tabel kebenaran. Hal ini akan berdampak pada keluaran yang dikirimkan dari D, sehingga apapun masukan yang didapat oleh D, tidak akan berdampak pada rangkaian atau outputnya. Warnanya biru yang berarti itu logika 0 sedang berjalan.
- Video Rangkaian Simulasi Pratikum Flip-Flop Kelompok 24 Percobaan 1 :
1. Bagaimana Jika B0 dan B1sama-sama diberi logika 0, apa yang akan terjadi pada rangkaian?
Jawab:
Berdasarkan hasil Percobaan yang telah dilakukan, ketika B0=0 dan B1=0, ditemukan bahwa output yang diperoleh sama dengan output sebelumnya, tanpa adanya perubahan. Jika kedua variabel B0 dan B1 memiliki nilai 0, maka hasil output yang dihasilkan adalah Q=1 dan Q'=1. Kondisi ini tidak diinginkan dan dianggap tidak stabil. Nilai Q=1 dan Q'=1 terjadi karena rangkaian tersebut bersifat aktif rendah (1->0), yang berarti rangkaian aktif saat menerima masukan 0, sehingga menyebabkan output menjadi 1. Oleh karena itu, kondisi ini disebut sebagai kondisi terlarang yang tidak stabil.
2. Bagaimana jika B3 diputuskan/tidak dihubungkan pada rangkaian, apayang terjadi pada rangkaian?
Jawab :
J-K Flip Flop adalah Flip-Flop yang mempengaruhi outputnya adalah clock, jadi apapun perubahan pada input J-K tidak akan berpengaruh terhadap outputnya ketika Clock memang tidak dihubungkan (diputuskan).Dengan kata lain J-K tidak berfungsi meskipun input R&S berlogika 1.
3. Jelaskan apa yang dimaksud dengan kondisi toggle, Kondisi Not Change, dan Kondisi Terlarang pada Flip-Flop?
Jawab :
a. Kondisi Toggle, merupakan kondisi yang mana outputnya berubah-ubah, atau seperti pada saat pratikum outputnya itu berpindah-pindah dari H6 ke H7.
b. Kondisi Not Change, merupakan kondisi yang mana outputnya itu sama dengan output sebelumnya.
c. Kondisi Terlarang, merupakan kodisi dimana nilai output Q & Q' sama. Dimana kondisi tersebut berlawanan dengan prinsip gerbang logika dan juga dapat merusak IC.
Link Download Percobaan 1:
- Rangkaian Simulasi Proteus [Download]
- Video rangkaian [Download]
- Datasheet [Download]
- HTML [Download]
Tidak ada komentar:
Posting Komentar