Laporan Akhir 1

 [KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Simulasi

6. Analisa Percobaan

7. Link Download

1. Jurnal [Kembali]

     Berikut adalah data jurnal yang kami dapat dari praktikum Modul 3 "Counter" Percobaan 2a & 2b :

Gambar 1.1 Percobaan 2a

Gambar 1.2 Percobaan 2b

2. Alat & Bahan [Kembali]
 

A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Gambar 2.1 Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2.2 Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

Gambar 2.3 IC 74LS112

        2. IC 7474 (D Flip Flop)

Gambar 2.4 IC 7474

           3. Power DC

Gambar 2.5 Power DC

           4. Switch (SW-SPDT)

Gambar 2.6 Switch

          5.  Logicprobe atau LED

Gambar 2.7 Logic Probe

3. Rangkaian Simulasi [Kembali]

• Rangkaian Percobaan :

Gambar 3.1 Rangkaian Percobaan 2A

Gambar 3.2 Rangkaian Percobaan 2B

Gambar 3.3 Rangkaian Percobaan 2A

Gambar 3.4 Rangkaian Percobaan 2B

4. Prinsip Kerja [Kembali]

Prinsip Kerja Pada Percobaan 2a & 2b  : 

 

    Untuk Rangkaian counter terdiri dari 6 saklar SPST sebagai input inputan, dimana IC 74LS99 memiliki 6 inputan dan IC 7493 memiliki 4 inputan; input CKA dan CKB terhubung ke clock, R0(1) ke B0, R0(2) ke B1, R9(1) ke B2, R9(2) ke B3, R0(1) ke B4, R0(2) ke B5 dan kedua IC bersifat fall time (aktif low). Sesuai prinsip, output berubah-ubah secara bertahap.

     Rangkaian asynchronous biner counter menggunakan dua buah IC yaitu 74LS90 dan 7493 dengan sebanyak 6 buah saklar spdt sebagai input. Input CKA dan CKB dihubungkan ke clock, sementara bagian R0(1) dipasangkan ke B0 dan B4, serta R0(2) ke B1 dan B5. Outputnya akan berubah bergiliran bergantung pada perubahan input clocknya, menghasilkan kenaikan binary LSB dan MSB yang tidak teratur.

     Kedua IC bersifat fall time, yang berarti ketika input adalah 0 mereka akan aktif. Berdasarkan prinsip asinkron binary counter dimana masing-masing output akan berubah dari 0 ke 1 atau sebaliknya terus menerus disebabkan oleh satu sinyal clock. Input pertama menjadi input ke-2 untuk output kedua, dan begitu seterusnya hingga menghasilkan output kres yang berubah secara bertahap. Terdapat perbedaan antara 2a dan 2b dimana CKB feedback pada outputnya, tetapi hasil sesuai dengan prinsip yang seharusnya. Perubahan output secara bertahap didapatkan dari input falltime, dan dapat dilihat dalam bentuk led.

    Pada rangkaian 2b, CKA diberikan sebagai input clock, sehingga CKB diperoleh secara berturut-turut melalui output Q0. Karena clock berupa input low, output akan berubah saat clock mencapai fall time. Saat IC counter disetel, output dari IC counter akan berubah bergantian mulai dari bit 1 sampai bit ke 4 saat input clock mencapai fall time.

5. Video Simulasi  [Kembali]

• Video Rangkaian Simulasi Pratikum Counter Kelompok 24 Percobaan 2a & 2b  :

Video 5.1 Penjelasan Rangkaian yang dibuat

6. Analisa Percobaan  [Kembali]

• Percobaan 2a & 2b :

1. Jelaskan perbedaan percobaan 2a & 2b !

Jawab : 

Kelompok output yang berbeda pada Percobaan 2a dan 2b dapat disebabkan oleh nilai clock b yang diambil dari keluaran Q/Q' sehingga pada Percobaan 2b perangkat IC menjadi Asynchronous dan menghilangkan unsur Flip-Flop (FF) tunggal yang terdapat di dalam IC tersebut.

2. Mengapa Terjadi Perbedaan Output pada Percobaan 2a & 2b?

Jawab : 

Dikarenakan di percobaan 2b nilai Clk  B diperoleh dari output QA/Q0 yang menyebabkan rangkaian IC menjadi Asynchronous dan juga menyebabkan tidak ada komponen Flip-Flop (FF) didalam IC yg berdiri sendiri. 

7. Link Download  [Kembali]

 

Link download percobaan 2 :

• Rangkaian Simulasi Percobaan 2A [Download]
• Rangkaian Simulasi Percobaan 2B [Download]
• Video Simulasi [Download]
• HTML [Download]
• Datasheet J-K flip-flop (IC 74LS112) [Download]
• IC 74LS447 Datasheet [Download]
• Switch [Download]
• Logic Probe [Download]