MODUL III

MODUL III

Counter

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

Percobaan

A. Tugas Pendahuluan 1
B. Tugas Pendahuluan 2
C. Laporan Akhir 1
D. Laporan Akhir 2

*Klik teks untuk menuju

1. Tujuan [Kembali]

1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.

2. Merangkai dan Menguji aplikasi dari sebuah Counter.

2. Alat dan Bahan [Kembali]

Gambar 2.1 Alat 

1.  Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S 
4.  Jumper

Gambar 2.2 Bahan

3. Dasar Teori [Kembali]

Counter  

Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangkit  waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.    

 

 

a. Counter Asyncronous   

Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

Gambar 3.3 Rangkaian Counter Asyncronous

b. Counter Syncronous   

Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

 

Gambar 3.4 Rangkaian Counter Syncronous

4. Percobaan  [kembali]

4.1 Prosedur Percobaan

4.1.1 Percobaan 1 Asyncronous Binary Counter 4 bit dengan 4 J-K flip-flop

1. Rangkai rangkaian seperti gambar dibawah ini

Gambar4.1 

 Asyncronous Binary Counter 4 bit dengan 4 J-K flip-flop

2. Set Switch B0 ke logika 1, Analisa Output yang terjadi, operasi reset dapat dilakukan setiap saat dengan menset Switch B0 ke logika 0. Gambarkan bentuk sinyal CLK terhadap H0,H1,H2 dan H3, dan analisa hasil tersebut.

  

4.1.2 Percobaan 2 Asynchronous Binary Counter

1. Rangkai rangkaian seperti gambar dibawah ini.

Gambar 4.2 Asynchronous Binary Counter 1

2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal

3. Cek dan catat output yang terjadi melalui LED ke jurnal

4. Matikan power supply, lepaskan jumper CLK2 yang terhubungan ke sumber clock, kemudian hubungkan QA dengan CLK2 pada masing-masing counter dan ulangi langkah 2 dan 3

Gambar 4.3 Asyncronous Binary Counter 2

4.1.3 Perconaan 3 Synchronous Binary Counter

 

Gambar 4.4 Synchronous Binary Counter

Gambar 4.5 Synchronous Binary Counter 3

1. Rangkaian Synchronous binary counter

2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal.

3. Cek dan catat output yang terjadi melalui LED ke jurnal

4. Matikan power supply dan rangkai rangkaian seperti gambar berikut dan ulangi perintah 2 dan 3.

Gambar 4.6 Synchronous Binary Counter